Dyskusja:RISC
Wygląd
Ten artykuł jest pod opieką Wikiprojektu Informatyka, którego celem jest rozwijanie artykułów z dziedziny informatyki. Jeśli chcesz współuczestniczyć w projekcie, odwiedź jego stronę, gdzie można przyłączyć się do dyskusji i zobaczyć listę otwartych zadań.
|
|
Podpunkt
[edytuj kod]A propo podpunktu: "5.Dzięki przetwarzaniu potokowemu (ang. pipelining) wszystkie rozkazy wykonują się w jednym cyklu maszynowym" - to nie prawda, wszystkie instrukcje mają tą samą długość, ale każda instrukcja w RISCu może mieć zmienną ilość mikroinstrukcji do wykonania a co za tym idzie zmienną ilość cykli maszynowych. Jedna instrukcja może zajmowac 5 cykli a inna 25, i to jest zasadnicza różnica. - Arek
- To co opisujesz dotyczy procesora zewnętrznie typu CISC a wewnętrznie RISC. Typowy RISC nie tłumaczy instrukcji na mikroinstrukcje. Kod maszynowy jest już kodem RISC, ale pomimo tego i tak masz rację jeśli chodzi o wykonywanie instrukcji. Wszystkie instrukcje wykonują się w jednym cyklu tylko w niektórych niektórych konstrukcjach. StoK 21:23, 27 lip 2007 (CEST)
Usunąłem punkt 5
[edytuj kod]Oto ten akapit:
- Dzięki przetwarzaniu potokowemu (ang. pipelining) wszystkie rozkazy wykonują się w jednym cyklu maszynowym[1], co pozwala na znaczne uproszczenie bloku wykonawczego, a zastosowanie superskalarności także na umożliwienie równoległego wykonywania rozkazów. Dodatkowo czas reakcji na przerwania jest krótszy.
Jak ktoś jest w stanie przetłumaczyć o co chodziło autorowi, to niech dopisze do artu. Bo w takiej formie to jest dezinformacja.
- ↑ Niektóre procesory RISC-owe nie posiadają rozkazu dzielenia, ze względu na bardzo długi czas wykonywania tego działania.